Resumo: Junte-se à nossa equipe em expansão de implementação de ASIC para assumir a propriedade integral do fluxo completo de implementação digital em nível de bloco de ASIC, do RTL ao GDSII, trabalhando com metodologias avançadas. Pontos de destaque: 1. Assumir a propriedade integral do fluxo de implementação digital RTL-to-GDSII 2. Fortalecer nossa equipe de implementação de ASIC 3. Manter e aprimorar os fluxos de ferramentas EDA Esta posição está baseada em nosso escritório de Campinas, no Brasil. Como parte de nossa expansão contínua, a EnSilica precisa fortalecer nossa equipe de implementação de ASIC. Estamos buscando candidatos talentosos que demonstrem entusiasmo e aptidão para atuar nessa parte essencial do nosso negócio. O candidato ideal terá um excelente histórico acadêmico e mais de 5 anos de experiência em Projeto Físico de CI (PD) dentro de fluxos avançados de desenvolvimento digital de ASIC. Você deverá estar familiarizado com os desafios da implementação de designs complexos de ASIC/SoC, do RTL até o GDSII pronto para tapeout, em nós de processo de, no mínimo, 12FF. **Principais responsabilidades** * Assumir a propriedade integral de todas as etapas do fluxo de implementação digital RTL-to-GDSII em nível de bloco de ASIC complexo * Trabalhar em estreita colaboração com outras equipes da EnSilica para entregar projetos dentro do prazo e nos níveis de qualidade exigidos * Manter e contribuir para aprimorar os fluxos de ferramentas EDA, conforme necessário, em cada etapa do fluxo de desenvolvimento Manter-se atualizado sobre todos os aspectos da metodologia avançada de implementação de ASIC e das melhores práticas, garantindo que a especialização e os serviços da EnSilica estejam sempre atualizados e adequados a cada projeto do cliente * **Principais competências e experiências** * Graduação em Engenharia Eletrônica, Física ou área afim, com classificação de 1º ou 2.1, em universidade do Grupo Tier 1 * Mais de 5 anos de experiência profissional com sólido histórico em Implementação Física, adquirido em diversos projetos bem-sucedidos de ASIC e em nós de processo de, no mínimo, 16FF * Competências específicas: + Experiência prática sólida com Synopsys ICC* ou Cadence Innovus para design em nível de bloco e (idealmente) em nível de chip inteiro, preferencialmente até 16FF ou inferior + Análise estática de tempo (STA) e fechamento de temporização, incluindo desenvolvimento e verificação de restrições + Implementação de gerenciamento de energia usando UPF/CPF, incluindo verificação e estimativa de consumo de energia + Análise e verificação de trilhas de alimentação + Configuração e uso de fluxos de extração RC + Capacidade de configurar e executar DRC/LVS/ERC/DFM utilizando ferramentas da Mentor ou da Synopsys Capacidade de resolver problemas de forma rápida e eficiente, colaborando com nossos líderes técnicos e/ou com suporte de nossos fornecedores e clientes, quando necessário * **Personalidade** * Excelentes habilidades de comunicação e interpessoais. * Habilidades sólidas e eficazes de apresentação, capazes de operar em múltiplos níveis, inclusive com alta administração. * Profissional auto-motivado e realizador, que obtém satisfação ao prestar excelente serviço ao cliente e possui uma atitude pró-ativa. * Disposto a assumir a propriedade de problemas e propor soluções adequadas. * Capacidade de resolução criativa de problemas. * Espírito de equipe. Capacidade de trabalhar em um ambiente dinâmico. * **Detalhes da posição** Esta posição é flexível; pode ser necessário realizar algumas viagens internacionais.
João Silva
Indeed · HR
João Silva
Indeed · HR
